中国大学MOOC: 用触发器设计一个输出为1，3，8的电路，需要几个触发器

中国大学MOOC: 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） 中国大学MOOC: 边沿控制型触发器的触发方式为（ ） 中国大学MOOC: D触发器构成的电路如下图所示，该电路能实现 的功能。【图片】 中国大学MOOC: 用8级触发器可以记忆8中不同的状态。 中国大学MOOC: 一个由4个D触发器组成的数据寄存器，它有能力存储一个（ ）位的数据信号。 用触发器设计一个20进制的计数器，至少需要( )个触发器。 中国大学MOOC: 下列触发器中，有空翻现象的是 中国大学MOOC: 根据逻辑功能的不同，触发器可以分为（ ） 中国大学MOOC: JK触发器当JK都为1时，下一个状态维持与现态一致。 中国大学MOOC: 一个T ’ 触发器，令其初态为0，则经过2017个时钟脉冲后其状态为 。 中国大学MOOC: 设下图所示逻辑电路中触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是 。 中国大学MOOC: 对于标准施密特触发器,以下错误说法是 中国大学MOOC: 对于JK触发器，当J=1，K=1时，触发器输出端Q的波形是对时钟信号的二分频。对吗？ 中国大学MOOC: 逻辑电路如下图所示，设图中各触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是 。 中国大学MOOC: 电路如图所示，各触发器的初态均为“0”，在CP第100个脉冲信号结束后，电路的输出Q1和Q2分别为 。 中国大学MOOC: 对于JK触发器，设输入J=1，K=0，在CP脉冲的作用后，触发器的次态应为（ ）。 中国大学MOOC: 触发器的反转条件是由触发输入与时钟脉冲共同决定的。（ ） D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端Q=（） 中国大学MOOC: 设计一个输出功率为20Ｗ的扩音机电路，若用乙类双电源互补对称功放电路，则应选至少： 中国大学MOOC: 下面所列的各触发器，能够组成移位寄存器的有( )。