四个触发器组成的环行计数器最多有（）个有效状态。

模10的环形计数器需要: 10个触发器|12个触发器|4个触发器|5个触发器 十进制计数器由10个触发器组成。 构造一个模6计数器需要 个状态， 个触发器 用触发器组成12进制数计数器，至少应用触发器的个数为（）个。 在五进制计数器电路中要用个触发器，在三进制计数器电路中要用个触发器（） 用触发器做成64进制计数器,需要个触发器 计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。 五个D 触发器构成基本环形计数器，其有效循环状态数为 某计数器最大输入脉冲为30,组成该计数器需要（ ）个触发器。 下面由4个D触发器构成的时序逻辑电路称为（ ）计数器，有效状态有（ ）个 若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 用n个触发器组成的计数器，其最大计数模是( )。 用触发器设计一个20进制的计数器，至少需要( )个触发器。 4个触发器构成的8421BCD码计数器共有个无效状态 用JK触发器搭12进制计数器，最少需要( )个JK触发器。 在五进制计数器电路中要用五个触发器才行，在三进制计数器电路中要用三个触发器（） 在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先有后，则这种计数器称为（） 要构成一个三进制计数器，需要使用（ ）个触发器，有（ ）个无效状态。 五个D触发器构成环形计数器，其计数长度为 利用时钟脉冲去触发计数器中所有触发器，使之发生状态变换的计数器，称为异步计数器。