能够并行读出多个CPU字的单体多字和_______、_______的交叉访问主存系统被称为并行主存系统

在取指令周期中，是按照中的地址内容访问主存，以读出指令 在主机内，CPU对主存的访问必须通过内总线进行 计算机系统中,CPU对主存的访问方式属于（ ）。 使用 Pentium4作为CPU的PC机中，CPU访问主存储器是通过 进行的 (判断题) 指令周期是指CPU从主存读出一条指令的时间。(本题2.0分) DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称为（） DMA 访问主存时，让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作（ ）。 为解决CPU和主存的速度匹配问题，其实现可采用介于cPU和主存之间的（） 某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求： （1）Cache的命中率是多少？ （2）CPU访问内存的平均访问时间是多少？ （3）Cache-主存系统的效率是多少？ 假设CPU执行某段程序时，共访问cache命中3000次，访问主存800次；已知Cache的存取周期为50ns，主存的存取周期为200ns。则Cache-主存系统的命中率、平均访问时间和效率分别是_（） 为解决CPU和主存之间速度匹配问题，通常采用的办法是在CPU和主存之间增设（） 指令()从主存中读出。 在主存储器地址被选定后，主存储器读出数据并送到CPU所需要的时间称为这个存储器的__时间 在以Pentium4为CPU的PC机中，CPU访问主存储器是通过PCI总线进行的。 在以Pentium4为CPU的PC机中，CPU访问主存储器是通过PCI总线进行的。 主存-辅存层次主要解决 CPU 和主存速度不匹配问题。 主存-辅存层次主要解决 CPU 和主存速度不匹配问题（） 主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址是什么 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用()来规定。 主存可以和缓存、 、CPU交换信息，快速缓存可以和主存、 交换信息（）