相关试题
换一换
加法器分__种。（1916）（）
A.2 B.3 C.4 D.5
答案
半加法器和全加法器的区别是()。
A.是否产生进位 B.是否处理以前的进位 C.是否产生和位 D.是否处理以前的和位
答案
串行加法器的进位信号采用__传递，而并行加法器的进位信号采用__传递。（1926）（）
A.超前.逐位 B.逐位.超前 C.逐位.逐位 D.超前.超前
答案
在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。
A.门电路的级延迟 B.元器件速度 C.进位传递延迟 D.各位加法器速度的不同
答案
超前进位加法器可以
答案
下列说法正确的是: 加法器不可以设计成减法器|用加法器不可以设计组合逻辑电路|用加法器可以设计任何组合逻辑电路|用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式。
答案
若使用4位超前进位加法器74LS283组成十位加法器，需要用______片。
答案
加法器输入端的输入方式为（）输入。
A.同相 B.反相 C.双端 D.单端
答案
下列关于加法器的说法错误的是()。
A.实现n位的串行加法器只需1位全加器 B.实现n位的并行加法器需要n位全加器 C.影响并行加法器速度的关键固素是加法器的位数的多少 D.加法器是一种组合逻辑电路
答案
串行进位二进制并行加法器
答案
热门试题
加法器是一个组合逻辑电路。()
能实现二进制加法运算的逻辑电路称为加法器
动态重定位需要()和加法器等硬件支持。
加法器输入端的信号输入方式为下列( )种。
不属于组合逻辑电路的加法器为（）
下列不属于组合逻辑电路的加法器为
下列不属于组合逻辑电路的加法器为()。
加法器采用先行进位的主要目的是（）
加法器中每一位的进位生成信号g为
多位加法器采用超前进位的目的是简化电路结构
二进制加法器按照权重对各位分别进行以2为模的加法
算术逻辑部件ALU是一个二进制补码加法器/减法器。()
中国大学MOOC: 加法器中每位的进位生成函数G为()
译码器、加法器、触发器等都属于组合逻辑电路（）
累加寄存器具有加法器和寄存器功能（）
不仅考虑两个加数，还考虑低位进位的加法器，称为全加器
74LS138及相应门电路可实现加法器的功能（）
74LS138及相应门电路可实现加法器的功能。
并行加法器采用先行进位(并行进位)的目的是简化电路结构。()
一位加法器中，全加器与半加器的区别是什么？
使用微信扫一扫登录
