已知时序逻辑电路如题96图所示，图中三个触发器的初始状态由信号x确定，该电路在第1个脉冲上升沿过后，等于（ ）。附：触发器的逻辑状态表为：

时序逻辑电路由存储电路和触发器两部分组成。() 所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。 同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 分析给定的时序逻辑电路时，可以用来表示时序逻辑电路中各个触发器次态与现态间的关系 时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。 下面由4个D触发器构成的时序逻辑电路称为（ ）计数器，有效状态有（ ）个 同步时序逻辑电路中，各个触发器使用________时钟信号 触发器实质上就是一种功能最简单的时序逻辑电路。 同步时序逻辑电路的状态方程就是相应触发器的次态方程。() 触发器组成时序逻辑电路存储部分的基本单元，它有两个状态，分别为（）和（）。 异步时序逻辑电路中，每次电路状态发生转换时，所有的触发器都有时钟信号（） 触发器实质上就是一种功能最简单的时序逻辑电路，是时序电路储存的记忆基础（） 触发器实质上是一种功能最简单的时序逻辑电路，是时序电路存储记忆的基础（） 图7-6-8所示时序逻辑电路是一个（ ）。 同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同（） 组合逻辑电路的基本单元电路是门电路和触发器。() 触发器属于组合逻辑电路系列，即没有记忆功能（） 组合逻辑电路中一般应有JK触发器（） 译码器是个时序逻辑电路。() 由两个主从型JK触发器组成的逻辑电路如图（a） 所示，设 的初始态是0、0， 已知输入信号A和脉冲信号cp的波形，如图（b）所示，当第二个cp脉冲作用后，将变为（ ）。